Skip to content

jslee6091/AI_RTL_Design

Folders and files

NameName
Last commit message
Last commit date

Latest commit

 

History

9 Commits
 
 
 
 
 
 
 
 
 
 

Repository files navigation

AI RTL Design Education

  • 기관 : ETRI sw-soc 융합 아카데미

  • 장소 : 판교 글로벌 R&BD 센터

  • 기간 : 2020.06.29 ~ 2020.08.28

  • 교육 내용 : C, Verilog HDL, AI Deep Learning(CNN, LeNet-5), AXI Interface, MNIST, FPGA, CIFAR-10

  • Tool : Vivado

  • OS : Windows, Ubuntu Linux, Red Hat Enterprise Linux

  • 주요 프로젝트 : CNN 연산 하드웨어 가속기 설계 프로젝트(CIFAR-10, LeNet-5)

CNN Hardware 설계 프로젝트

  • Verilog HDL 이용하여 CNN 연산 하드웨어 설계
  • FPGA에 합성 후 연산 가속 성능 테스트 및 확인
  • Image data : CIFAR-10
  • Tool : vivado
  • 결과 : 미완성
  • 참조 : CNN Hardware.pdf

About

AI RTL 설계 교육 - CNN 연산 가속기 설계 프로젝트

Resources

Stars

Watchers

Forks

Releases

No releases published

Packages

No packages published