WorkingZone Prova finale (Progetto di Reti Logiche) A.A. 2019-2020 Scopo del progetto Implementare il metodo di codifica a bassa dissipazione di potenza denominata “Working Zone”. Linguaggio utilizzato per la secrizione del componente: VHDL FSM Built With VSCode Vivado Authors Simone Sangeniti - student - Github Massimo Valle - student - Github